TSMCがインテル類似の新チップパッケージング技術を開発中と報道、インテル株12%急騰

これまでの流れ

AIチップの供給網を巡っては、パッケージング技術のボトルネックがたびたび話題になってきました。

要点

• TSMCが、インテルの先端パッケージング技術「EMIB(Embedded Multi-die Interconnect Bridge)」に類似した新技術を、台湾のKinsus Interconnect Technology社と共同で開発中だと報じられました。
• TSMCはこれまでAI半導体向けのパッケージング(複数のチップを1つにまとめる後工程)技術として「CoWoS」を主力に提供してきましたが、AI需要の急増でCoWoSの納期が78週間に達しているとされ、業界全体のボトルネックになっているとみられます。
• 新技術は、こうした生産能力の集中を分散させる狙いがあるとみられています。
• この報道を受け、7月30日の米国市場でインテル株が約12%、TSMC株も約7%急伸しました。AIチップの供給網を巡る競争構図の変化として、複数の経済メディアが速報しています。

なぜ重要か

AIブームを支える半導体供給網は、演算チップそのものだけでなく、複数のチップを組み合わせる『パッケージング』工程がボトルネックになりつつあります。業界最大手のTSMCが競合インテルの技術に類似した手法まで取り込んでボトルネック解消を急ぐ姿勢は、AI半導体需要の強さと、既存の生産体制がすでに限界に近づいていることの両方を示しています。株式市場が即座に反応したことも、投資家がAIインフラの供給制約を強く意識していることの表れといえます。

※ 新技術の詳細な仕様や量産開始時期については、記事執筆時点(2026年7月31日)でTSMC・インテル両社からの公式発表がなく、報道ベースの情報にとどまります。